

Japanese Unexamined Patent Application Publication

No. 63-221425

The present invention is applied to a use for executing power calculation of a primitive root  $\alpha$  by finding the exponent of an element which belongs to a Galois field of  $GF(2^n)$  so as to determine elements represented by a polynomial.

In this embodiment, a process for determining  $\alpha^{14}$  in FIG. 2 will be described together in accordance with a principle for calculating it. Since the power exponent 14 is 1110 when it is represented by a binary digit, first,  $\alpha^2$  is represented by a coefficient 0100 and transferred from 32 to a register 21 of a RAM for storing the elements of numbers to be multiplied,  $\alpha^4$  is transferred as 0011 represented by a coefficient to a register 22 for storing the element of a multiplier and written to a ROM<sub>1</sub>, and 0100 is multiplied by 0011 in response to a multiplication command.

That is,

```
  0100
x0011
-----
  0100
  100
-----
 1100
```

This corresponds to  $\alpha^3 + \alpha^2$ , from which  $\alpha^6$  is obtained. Next, since the result of multiplication  $\alpha^6$  is stored in a result register 23, it is transferred to a number to be multiplied register 21, and 0101, which corresponds to  $\alpha^8$  as a coefficient, is newly transferred from 34 where it is written to a multiplication register to thereby execute multiplication.

That is,

```

  1100
x0101
-----
  1100
  0101
  1001

```

This corresponds to  $\alpha^3 + 1$ , and the element of  $\alpha^{14}$  is obtained in a result register 23.

In the above process, a command for executing power calculation of the primitive element  $\alpha$  is written in a ROM, and executed, the power calculation is executed in such a manner that what is to be multiplied is selected and taken out from the polynomial represented by the coefficients which are constants from 31 to 34 as shown below as to portions where 1 of 1110 as the power exponent exists and then subjected to multiplication processing.

$\alpha^8$	$\alpha^4$	$\alpha^2$	$\alpha^1$
↑	↑	↑	↑
1	1	1	0

## ⑫ 公開特許公報(A)

昭63-221425

⑤ Int. Cl.

識別記号

庁内整理番号

④ 公開 昭和63年(1988)9月14日

G 06 F 7/58

11/10

3 3 0

7056-5B

Q-7368-5B

6832-5J

審査請求 未請求 発明の数 1 (全6頁)

H 03 M 13/00

⑥ 発明の名称 GF(2<sup>m</sup>) のガロア体の原始根のべき乗演算装置

⑦ 特 願 昭62-56338

⑧ 出 願 昭62(1987)3月10日

⑨ 発 明 者 佐 藤 務 東京都港区芝5丁目33番1号 日本電気株式会社内  
 ⑨ 発 明 者 小 栗 一 男 東京都港区芝5丁目33番1号 日本電気株式会社内  
 ⑨ 発 明 者 本 間 孝 道 神奈川県大和市上草柳350番地 日本電気無線電子株式会  
 社内  
 ⑨ 発 明 者 青 木 正 次 神奈川県大和市上草柳350番地 日本電気無線電子株式会  
 社内  
 ⑩ 出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号  
 ⑩ 出 願 人 日本電気無線電子株式 神奈川県大和市上草柳350番地  
 会社  
 ⑪ 代 理 人 弁理士 内 原 晋  
 最終頁に続く

## 明 細 書

## 1. 発明の名称

GF(2<sup>m</sup>) のガロア体の原始根のべき乗演算装置

## 2. 特許請求の範囲

GF(2<sup>m</sup>) のガロア体における原始既約多項式接続されたシフトレジスタと、マイクロプロセッサを備え、マイクロプロセッサに從属するRAMに多項式の係数表示された被乗数の元および乗数の元を格納するレジスタ領域を備え、更に演算結果を格納するレジスタ領域を備え、又マイクロプロセッサに從属するROMの領域には被乗数の元と乗数の元の乗算命令を書き込まれて成る、GF(2<sup>m</sup>) のガロア体に属する元の乗算装置と、前記マイクロプロセッサに属するROMの領域には原始根αのべき乗数が1, 2<sup>1</sup>, 2<sup>2</sup>, …… 2<sup>m-1</sup> であるところのm個のmビット係数表示多項式を定数として備え、求めるべき、べき乗数を有する元を求める手段として、このべき乗数を2進

表示したとき「1」の値を取る桁に該当する前記mビット係数表示多項式定数を前記乗算装置により全て乗算する命令が書き込まれたGF(2<sup>m</sup>) のガロア体の原始根αのべき乗演算装置。

## 3. 発明の詳細な説明

(産業上の利用分野)

本発明はGF(2<sup>m</sup>) のガロア体に属する元のべき数を知って原始根αのべき乗演算をなし、多項式表示の元を求める用途に供するものである。特にこの様な演算を必要とする分野としては、疑似乱数系列符号、即ちPN符号を発生するための原始既約多項式を算出する等の場合に用いられるものである。

(従来の技術)

従来、この種の有限体理論に基づいた演算は高級な電子計算機を用いて、有限体理論独特の演算処理部分に就いては、専用のサブルーチンを組んで、内部処理にて乗算機能を持たせ、べき乗回の演算をなす事が行なわれていた。併しながら極め

て効率が悪く膨大な処理時間の掛るものであった。例えば原始既約多項式を算出して直ちに、新たなPN符号発生器に用いる等の実時間処理は行なわれていなかった。

〔発明が解決しようとする問題点〕

上述した従来の高級な電子計算機を用いて、有限体理論に基づく、元の乗算を行なわせる方法においては、有限体理論に基づく演算そのものが、解析学理論とは全く異質であるため、電子計算機においては、取扱上不得意な理論構成である分野に属していた。従って、例えば有限体における元の乗算過程を不可欠とする原始既約多項式を演算によって求める場合を例にとると、演算結果を算出するに何時間も掛る性質を持つ結果になるので、新たな原始既約多項式を求めて、先とは異なるPN時系列符号に切換えて用いることは、実用上為し得ないものとして、通常扱われていた。

この様な必要性がある場合には、多数の原始既約多項式を別途に算出しておいて、この算出結果をROM等に記憶させておき、これを随時取出し

この様な数多くの乗算回数にて求める手法を排除し僅かm回以内の乗算にて高次べき乗数の元を求める手法を取り極めて高速の演算処理を行ない、例えば原始既約多項式を求めるのに必要な演算処理時間の短縮をなし、実時間処理による応用分野を拓く事を目的とするものである。

〔問題点を解決するための手段〕

$GF(2^m)$  のガロア体における原始既約多項式接続されたシフトレジスタと、マイクロプロセッサを備え、マイクロプロセッサに從属するRAMに多項式の係数表示された被乗数の元および乗数の元を格納するレジスタ領域を備え、更に演算結果を格納するレジスタ領域を備え又マイクロプロセッサに從属するROMの領域には被乗数の元と乗数の元の乗算命令を書き込まれて成る、 $GF(2^m)$  のガロア体に属する元の乗算装置と前記マイクロプロセッサに從属するROMの領域には原始根 $\alpha$ のべき乗数が $1, 2^1, 2^2, \dots, 2^{m-1}$ であるところのm個のmビット係数表示多項式を定数として備え求める可き、べき乗数を有

て用いる方法が取られていた。併しなから $GF(2^m)$  のガロア体においては、原始既約多項式の数は $\frac{\varphi(2^m-1)}{m}$ ヶ存在している。(注:ここに $\varphi(2^m-1)$ は $(2^m-1)$ のオイラー関数である。) いま、mの数のいくつかについて、其の数を求めると、  
 $m=25$  のとき 1,382,400ヶ、 $m=26$  のとき 1,719,900ヶ、  
 $m=27$  のとき 4,202,496ヶ、 $m=28$  のとき 4,741,632ヶ、  
 の多数存在する。記憶させておく手法によっては、この様な多数を取容し切れないので、実際上はほんの1部しか用いられないのが従来における実情である。

本発明はこの様な原始既約多項式算出の場合に限るものではないが、 $GF(2^m)$  のガロア体の理論において、通常の電子計算機が最も不得手とする元の乗算を簡単な外付回路によって、演算処理速度を高めるものである。亦 $GF(2^m)$  の最もべき乗数の多い元は $2^m-2$ である。いまmの数のいくつかについて、この数を求めると、

$m=25$  のとき 33,554,430、 $m=26$  のとき 67,108,862、  
 $m=27$  のとき 134,217,726、 $m=28$  のとき 268,435,454、

する元を求める手段として、このべき乗数を2進表示したとき'1'の値を取る桁に該当する前記mビット係数表示多項式定数を前記乗算装置により全て乗算する命令が書き込まれているところのべき乗演算装置によって達成される。

〔実施例〕

次に本発明について、図面を参照して説明する。

第2図は $GF(2^m)$  のガロア体に属する各元の特異性について、説明するため掲げたものである。併しなからmの値が大きい値のときは表に掲げることとも困難となる性質があるので、第2図にては説明の便宜上 $m=4$ である場合、即ち、 $GF(2^4)$  のガロア体の総べての元の表である。但し'0'の元は乗法演算には無意味なので除いてある。また第2図の表は $GF(2^4)$  の第1次の原始既約多項式 $X^4+X+1$ によって生成されたものを示したものである。

第2図の $GF(2^4)$  の表から'0'の元を除く、元の総数は $\alpha^0 \sim \alpha^{14}$ までの15ヶである。ここに $\alpha$ は原始根であってガロアの虚数とも呼ばれるもの

である。亦ガロア体の特異な性格から解析学的に定義の出来ない観念的なものではある。亦GF(2<sup>m</sup>)におけるガロア体の理論上の約束事項として、modulo 2(mod 2)であるから、αの多項式表示の各元の係数は2で割った余りであるので、'1'又は'0'である。乗法群としてのGF(2<sup>m</sup>)の各元の総数は(2<sup>m</sup>-1)である。このことは第2図の示す表の各元の多項式の係数のみに注目すれば all '0'を除くmビットの2進符号の総てを夫々1つずつ表わしている。亦第2図の表においてα<sup>4</sup>=α<sup>3</sup>+1にαを乗ずるとα<sup>5</sup>=α<sup>4</sup>+αであるが、原始既約多項式のX<sup>4</sup>+X+1の約束事に従いX<sup>4</sup>=X+1(mod 2であるから移項しても符号は変わらない)であるからα<sup>4</sup>=α+1。故にα<sup>5</sup>=α<sup>4</sup>+α=α+1+α=1(mod 2)即ちα<sup>2<sup>m</sup>-1</sup>=α<sup>0</sup>=1なる関係にある。

以上の説明の範囲にても解るように、GF(2<sup>m</sup>)内の演算はmodulo 2の演算であること、各元のべき数については2<sup>m</sup>-1にて還元する、即ちmodulo (2<sup>m</sup>-1)の性質がある。亦GF(2<sup>m</sup>)に属する

まで順次αを乗じて生成されたものである。

従ってα<sup>14</sup>の元を多項式にて表示された元として求めるには、べき数である14に対応してαを14回掛ければ済む性質のものである。

併しながらここでは説明の便宜上m=4であるから最高のべき数にても14でしかない。解決しようとする問題点の項にて既に述べた様に、実用性の高いmの値のときには、数千万から億を超す様な乗算回数になる場合も生じて、演算処理時間が膨大なものになってしまう。

本発明においては、これを非常に効率的に乗算回数を減少させ、演算処理時間を短縮する手法を採用しているので、以下この原理について説明する。いまα<sup>14</sup>を求めようとするとき、べき数14を2進数分解すると、14=8+4+2となる。

従って、α<sup>14</sup>=α<sup>(8+4+2)}=α<sup>8</sup>×α<sup>4</sup>×α<sup>2</sup>と2回の乗算回数で済ませ得る。</sup>

各元は、原始既約多項式に従って、α<sup>m</sup>の要素はα<sup>m-1</sup>以下のべき数の多項式に置き換えられる特異性を有している。これらの特異性があるので通常の電子計算機にては扱い難い性質となっているのである。

更に本発明の実施例の説明に入る前に、本発明にて達成しようとするべき乗計算がどのような性質を持っているか、べき乗計算に就いて説明する。

第2図において視察により判る様にα<sup>0</sup>=1からα<sup>3</sup>まで、順次αを乗じている。α<sup>4</sup>に至ると原始既約多項式の関係によってα+1になっている。以下α<sup>5</sup>以上についてもαを順次乗じたものとなっている。而して、α<sup>4</sup>が表われる毎に下位の桁にα+1が加えられるが、modulo 2の関係が保たれているので、2α或いは2となった時は'0'として扱われている。

以上を総合するとα<sup>4</sup>が表われる毎に下位桁にα+1を繰越す原始既約多項式の関係と繰越されたα+1は下位の値との加算においてmodulo 2の関係が保たれている。斯る約束毎の上記α<sup>0</sup>~α<sup>14</sup>

$$\alpha^4 \times \alpha^2 = (\alpha + 1) \times \alpha^2 = \alpha^3 + \alpha^2$$

$$\alpha^4 \times (\alpha^4 \times \alpha^2) = (\alpha^2 + 1) \times (\alpha^3 + \alpha^2)$$

$$= \alpha^5 + \alpha^4 + \alpha^3 + \alpha^2$$

$$= (\alpha^2 + \alpha) + (\alpha + 1) + \alpha^3 + \alpha^2$$

$$= \alpha^3 + 1 \quad (\text{mod } 2)$$

正しく第2図に照らして、α<sup>14</sup>が求まっている。

本発明は更にα<sup>2</sup>、α<sup>4</sup>、α<sup>8</sup>等はαの2進数べき乗と予かじめ定まっているので、始めから定まった定数として扱い得ること、及び求めるべき乗数について2値表示例えば14=1110表わして、'1'のたっている定数元のみを乗算すれば良いのでm-1回以下の乗算回数で済んでしまう事に留意しており、これは本発明の主要骨子である。

つぎに第1図に就いて説明する。第1図は本発明の実施例である。図において破線で囲まれた30の部分本発明の出願人と同一出願人による発明の名称GF(2<sup>m</sup>)のガロア体に属する元の乗算装置である。

この記30の内部にある1はGF(2<sup>4</sup>)第1次の原始既約多項式接続されたシフトレジスタであ

る。

このシフトレジスタ1は最下位が $X^0=1$ と見做され順次上位に向って $X^1, X^2, X^3$ と見做される、また4のリードを通じてCLKよりクロックを加えられるとシフトレジスタは最下位から最上位に向って送られる。このことはシフトレジスタに表示された $X^0 \sim X^3$ にて表わされた多項式に $X$ を乗じたことに相当している。亦 $X^3$ が送り出されて $X^4$ となると $X^0=1$ に書き込まれ、且つ前の $X^0=1$ が送られた値と $X^4$ からの出力の排他論理和が11の排他論理和回路にて得られ、その結果が $X^1$ に書き込まれる様になされている。即ち $X^0$ に値が有り $X^0=1$ に値が無ければ、CLKにクロックが加えられて $X^3$ が $X^4$ となると、 $X^1$ 及び $X^0=1$ に値が表われ $X+1$ となる。 $X^3$ に値があり $X^0=1$ に値があるとき、CLKにクロックが加えられると $X^4$ 出力が出るので、 $X^0=1$ に値が表れられるが、 $X^1$ には前の $X^0=1$ と $X^4$ 出力との排他論理和が $X^1$ に書き込まれるので、 $X^1$ の値は $0$ となる。この関係は、 $\text{modulo } 2$ の演算のもとに $X^4 = X + 1$ 、即ち

素子となった、所謂、ワンチップマイクロコンピュータとなっている場合もある。これら何れの場合であっても本発明の機能遂行に支障なく用い得るものである。

更に上記30の部分に接続されたROM<sub>2</sub>、31、32、33、34は何れも読み出し専用のリードオンリーメモリであってROM<sub>2</sub>はべき乗演算を遂行させるための命令が書き込まれた部分、31、32、33、34は何れも何れも定数としての多項式表示された元が書き込まれている。

第1図においては説明の便宜上第2図との関連にてGF(2<sup>4</sup>)の場合が示されている。従って $\alpha$ は $\alpha$ であるので係数表示にては0010が31に書き込まれている。 $\alpha^2$ も $\alpha^3$ であるので係数表示にて0100が32に書き込まれている。 $\alpha^4$ は $\alpha+1$ であるから係数表示すると0011であって33に書き込まれている。また $\alpha^5$ は $\alpha^2+1$ であるから係数表示にて0101が34に書き込まれている。

この実施例において第2図において $\alpha^{14}$ を演算にて求める原理に合せて、演算過程を説明する。

$X^4 + X + 1$ なる原始既約多項式接続が施されている関係である。また排他論理和回路11がmodulo 2加算器である事は公知の事柄である。

図において2は全体としてマイクロコンピュータを構成している。この内部の記号CPUは通常マイクロプロセッサと呼ばれる部分である。記号のRAMは通常ランダムアクセスメモリと呼ばれる読み出し、書き込みの能力を有するメモリであって、其の内部に被乗数の元を格納するレジスタ領域21と、乗数の元を格納するレジスタ領域22と、演算結果と格納するレジスタ領域23を備えている。

また、記号のROM<sub>1</sub>は通常リードオンリーメモリと呼ばれ、読み出し専用である。其の書き込まれた内容は本発明の乗算機能を遂行するプログラムが含まれている。マイクロプロセッサCPUに対して、RAM及びROM<sub>1</sub>は常にマイクロコンピュータの機能を遂行するものとして、従属しているものである。これら3つは夫々が独立した機能素子である場合もあれば、2の部分全体が一つの

べき乗数14は2進符号にて1110であるから、先づ $\alpha^3$ を係数表示0100として32よりRAMの被乗数の元を格納するレジスタ21に転送し、 $\alpha^4$ を係数表示の0011として乗数の元格納するレジスタ22に転送して、ROM<sub>1</sub>に書き込まれ乗算命令により乗算する。

即ち

0100	
× 0011	
0100	
100	
1100	これは $\alpha^3 + \alpha^3$ に相当し $\alpha^0$ が得

られている。つぎに乗算結果の $\alpha^0$ は結果レジスタ23に納まっているからこれを被乗数レジスタ21に移し、乗数レジスタ22には新たに $\alpha^0$ に相当する係数表示の0101を定数として書き込まれている34より転送し乗算する。

即ち

1100	
× 0101	
1100	
0101	
1001	これは $\alpha^3 + 1$ に相当し $\alpha^{14}$ の元

が結果レジスタ23に得られる。

以上の過程においてべき乗数の1110の1のある所について  $\alpha^3, \alpha^2, \alpha^1, \alpha^0$  のごとく31~34までの定数である、係数表示多項式から乗算すべきものを選択して取出し乗算させることによって原始元  $\alpha$  のべき乗演算を行なわせる命令がROM<sub>2</sub>に書き込まれて送行させるものである。

第1図は  $m=4$  なる場合を便宜上選択したが定数となる  $m$  ビット係数表示多項式元の数は任意の  $m$  について  $\alpha^0 \sim \alpha^{2^m-1}$  までの  $m$  個をあらかじめ求めておくのみにて本発明は達成され得るものである。

また第1図においては乗算装置部分のROM<sub>1</sub>とべき乗演算命令のROM<sub>2</sub>及び定数元を格納した31, 32, 33, 34は全く一体のもので差しつかえない。

単に説明の便宜上抽出して図示したものである。  
(発明の効果)

以上説明した様に高次のべき乗数を元を求めるに著るしい高速処理を達成し得、亦特別の価格上

マイクロプロセッサ、ROM<sub>1</sub>, ROM<sub>2</sub>……読出し専用メモリー、RAM……ランダムアクセスメモリー

代理人 内原 晋

昇をもたらず要素を有していない。従って、この様な演算処理を必要とする分野、例えば原始既約多項式演算を必要とするPN符号系列発生器、或いは誤り訂正符号処理の分野実験計画法等の各分野において実時間処理にて用い得る新分野を開拓するものである。


#### 4. 図面の簡単な説明

第1図は本発明の実施例のブロック図、第2図は  $GF(2^4)$  ガロア体を示す図である。

30……  $GF(2^m)$  のガロア体に属する元の乗算装置、1……原始既約多項式接続されたシフトレジスタ、2……マイクロコンピュータ、3……書き込みリード、4……リード(クロック用)、5……読み出しリード、11……排他論理和回路、21……被乗数レジスタ領域、22……乗数レジスタ領域、23……結果レジスタ領域、31……  $\alpha^1$  元係数表示格納ROM、32……  $\alpha^2$  元係数表示格納ROM、33……  $\alpha^3$  元係数表示格納ROM、34……  $\alpha^0$  元係数表示格納ROM、CPU……マ

	$\alpha^3$	$\alpha^2$	$\alpha^1$	1
$\alpha^0$				1
$\alpha^1$			$\alpha$	
$\alpha^2$		$\alpha^2$		
$\alpha^3$	$\alpha^3$			
$\alpha^4$			$\alpha+1$	
$\alpha^5$		$\alpha^2+\alpha$		
$\alpha^6$	$\alpha^3+\alpha^2$			
$\alpha^7$	$\alpha^3$		$\alpha+1$	
$\alpha^8$		$\alpha^2+\alpha+1$		
$\alpha^9$	$\alpha^3+\alpha^2+\alpha$			
$\alpha^{10}$	$\alpha^3+\alpha^2+\alpha+1$			
$\alpha^{11}$	$\alpha^3+\alpha^2$		$\alpha+1$	
$\alpha^{12}$	$\alpha^3$		$\alpha+1$	
$\alpha^{13}$		$\alpha^2+\alpha+1$		
$\alpha^{14}$	$\alpha^3+\alpha^2+\alpha$			
$\alpha^{15}$	$\alpha^3+\alpha^2+\alpha+1$			
$\alpha^{16}$	$\alpha^3+\alpha^2$		$\alpha+1$	
$\alpha^{17}$	$\alpha^3$		$\alpha+1$	
$\alpha^{18}$		$\alpha^2+\alpha+1$		
$\alpha^{19}$	$\alpha^3+\alpha^2+\alpha$			
$\alpha^{20}$	$\alpha^3+\alpha^2+\alpha+1$			
$\alpha^{21}$	$\alpha^3+\alpha^2$		$\alpha+1$	
$\alpha^{22}$	$\alpha^3$		$\alpha+1$	
$\alpha^{23}$		$\alpha^2+\alpha+1$		
$\alpha^{24}$	$\alpha^3+\alpha^2+\alpha$			
$\alpha^{25}$	$\alpha^3+\alpha^2+\alpha+1$			
$\alpha^{26}$	$\alpha^3+\alpha^2$		$\alpha+1$	
$\alpha^{27}$	$\alpha^3$		$\alpha+1$	
$\alpha^{28}$		$\alpha^2+\alpha+1$		
$\alpha^{29}$	$\alpha^3+\alpha^2+\alpha$			
$\alpha^{30}$	$\alpha^3+\alpha^2+\alpha+1$			
$\alpha^{31}$	$\alpha^3+\alpha^2$		$\alpha+1$	
$\alpha^{32}$	$\alpha^3$		$\alpha+1$	
$\alpha^{33}$		$\alpha^2+\alpha+1$		
$\alpha^{34}$	$\alpha^3+\alpha^2+\alpha$			
$\alpha^{35}$	$\alpha^3+\alpha^2+\alpha+1$			
$\alpha^{36}$	$\alpha^3+\alpha^2$		$\alpha+1$	
$\alpha^{37}$	$\alpha^3$		$\alpha+1$	
$\alpha^{38}$		$\alpha^2+\alpha+1$		
$\alpha^{39}$	$\alpha^3+\alpha^2+\alpha$			
$\alpha^{40}$	$\alpha^3+\alpha^2+\alpha+1$			
$\alpha^{41}$	$\alpha^3+\alpha^2$		$\alpha+1$	
$\alpha^{42}$	$\alpha^3$		$\alpha+1$	
$\alpha^{43}$		$\alpha^2+\alpha+1$		
$\alpha^{44}$	$\alpha^3+\alpha^2+\alpha$			
$\alpha^{45}$	$\alpha^3+\alpha^2+\alpha+1$			
$\alpha^{46}$	$\alpha^3+\alpha^2$		$\alpha+1$	
$\alpha^{47}$	$\alpha^3$		$\alpha+1$	
$\alpha^{48}$		$\alpha^2+\alpha+1$		
$\alpha^{49}$	$\alpha^3+\alpha^2+\alpha$			
$\alpha^{50}$	$\alpha^3+\alpha^2+\alpha+1$			
$\alpha^{51}$	$\alpha^3+\alpha^2$		$\alpha+1$	
$\alpha^{52}$	$\alpha^3$		$\alpha+1$	
$\alpha^{53}$		$\alpha^2+\alpha+1$		
$\alpha^{54}$	$\alpha^3+\alpha^2+\alpha$			
$\alpha^{55}$	$\alpha^3+\alpha^2+\alpha+1$			
$\alpha^{56}$	$\alpha^3+\alpha^2$		$\alpha+1$	
$\alpha^{57}$	$\alpha^3$		$\alpha+1$	
$\alpha^{58}$		$\alpha^2+\alpha+1$		
$\alpha^{59}$	$\alpha^3+\alpha^2+\alpha$			
$\alpha^{60}$	$\alpha^3+\alpha^2+\alpha+1$			
$\alpha^{61}$	$\alpha^3+\alpha^2$		$\alpha+1$	
$\alpha^{62}$	$\alpha^3$		$\alpha+1$	
$\alpha^{63}$		$\alpha^2+\alpha+1$		

第2図



第1図

第1頁の続き

⑦発 明 者 常 富 博 司 神奈川県大和市上草柳350番地 日本電気無線電子株式会  
社内